引言
2026年，半导体行业正站在"后硅时代"的历史交汇点。随着硅基CMOS工艺(3nm/2nm GAA)逼近原子级物理极限——量子隧穿导致的漏电流问题、功耗密度的"内存墙"、以及极紫外(EUV)多重曝光的成本指数增长——全球半导体界加速推进碳纳米管(Carbon Nanotube, CNT)、石墨烯纳米带(Graphene Nanoribbon, GNR)、过渡金属二硫属化物(TMDC, 如MoS2、WS2、WSe2)等新型沟道材料的研究。2026年标志着碳基芯片从实验室原型向量产验证的关键转折——MIT展示了首个90nm工艺碳纳米管微处理器升级版RISC-V SoC、TSMC宣布碳纳米管背栅工艺的风险试产计划、且Intel发布了基于2D材料的CFET(互补场效应晶体管)集成路线图。
碳纳米管(CNT)FET：最成熟的碳基路线
碳纳米管凭借其卓越的载流子迁移率(约100,000 cm2/V·s，远超硅的1,400)、优异的热导率和原子级薄沟道，被视为最有希望的硅替代沟道材料：
(1) 纯度与排列的工程突破：CNT FET商业化最大的障碍是金属性碳纳米管(m-CNT)的混入(导致短路)和排列密度不足。2026年，MIT和TSMC联合公布的"多维色谱分离"方法实现了99.99997%的半导体纯度(即每百万根CNT仅有0.3根金属性)。排列技术方面，Langmuir-Blodgett自组装和DNA模板定位的结合使CNT阵列密度突破180根/微米，接近实用所需的250根/微米目标。
(2) 全新架构的碳基芯片：MIT 2026年展示的RV16X-NCNT芯片是16位RISC-V处理器，集成24,000个CNT FET(90nm工艺)，能够执行32位指令集的子集并运行Linux微内核。相比初代2019年的16-bit/14,000 CNTs，新版在晶体管数量、工作频率(从10kHz到2MHz)和能效比(800MIPS/W，比同工艺硅高3倍)上均有数量级提升。
(3) CNT背栅工艺兼容性探索：TSMC在2026年IEDM论文中展示了在300mm硅晶圆上沉积CNT阵列作为背栅(back-gate)层与正面CMOS电路集成的方案。这种"混合集成"策略利用CNT FET的背栅调控能力改善SRAM单元稳定性(读静态噪声裕度提升40%)和降低漏电(关态电流降低2个数量级)，为当前碳纳米管技术提供了"过渡性产品"路径。
二维半导体(TMDC)：原子级薄沟道
以MoS2、WS2、WSe2为代表的过渡金属二硫属化物(TMDC)仅3个原子层厚，天然抑制短沟道效应：
(1) n型和p型集成：MoS2天然为n型半导体，需要找到合适的p型配对材料构建CMOS。Intel和IMEC在2026年实现了晶圆级WSe2(p型)/MoS2(n型)异质集成的CMOS反相器阵列——通过选区CVD生长和转移封装，CMOS反相器增益达到32(超过实用的阈值20)，噪声裕度达到VDD的32%。面临的挑战在于p型WSe2的接触电阻仍然比n型MoS2高两个数量级。
(2) 大面积单晶生长：2026年在12英寸晶圆上实现TMDC单晶连续膜是关键进展。"晶种引导外延"(Seeded Guided Epitaxy)工艺通过在c-Sapphire晶圆上预置单晶PtSe2晶种，使MoS2晶粒横向连续生长跨过晶圆级拼接处的取向晶界。晶圆级单层MoS2的载流子迁移率均匀性(标准差低于8%)已达到量产门槛。
(3) 接触工程的突破：金属-TMDC接触电阻过高长期制约性能提升。2026年，"半金属接触"(Bi/Te插层)和"范德华金属集成"(Graphene/Ag电极)使接触阻力降至2乘以10的负9次方 Ohm·cm2以下，逼近量子极限。同时，"能带反接能"(Band-Alignment-Free)设计通过界面偶极层调控，在不依赖金属功函数的情况下实现欧姆接触。
石墨烯纳米带(GNR)与能带隙工程
石墨烯虽有卓越的导电性但因零能带隙无法直接用作逻辑晶体管沟道，GNR通过量子约束效应打开能带隙：
(1) 边缘精密控制的GNR合成：2026年，斯坦福团队通过表面辅助化学气相沉积(SACVD)在Au(788)晶面上生长出扶手椅型(armchair)GNR，宽度控制在7-21碳链(约0.74-2.4nm)范围内。通过调节单体前驱体的共轭长度，GNR的带隙可在0.5-2.5eV范围内精确调节。亚5nm GNR FET的开关比(Ion/Ioff)达到10的6次方，接近硅纳米线FET水平。
(2) GNR-CNT异质集成：GNR和CNT可以形成低电阻的异质结——GNR作为p型沟道、CNT作为n型沟道，利用两者功函数差形成内建电场。这种"全碳CMOS"方案在2026年首次在电流-电压特性互补层面得到验证，增益达18。
混合集成与产业化路径
2026年，碳基芯片的产业化采取"分层融合"策略：
(1) 近-term(2026-2028)：碳纳米管互连替代铜互连——在3nm以下节点CNT通孔(Via)可承受超过10的8次方 A/cm2的电流密度(是铜的100倍)——已被IMEC的路线图纳入并进入SRAM量产评估。背栅MOSFET加碳栅极堆叠在DRAM外围逻辑中进入风险试产。
(2) mid-term(2028-2030)：碳纳米管逻辑层与硅基芯片的晶圆级异构集成(Chiplet)——碳基AI加速器芯粒通过先进封装与硅基CPU/GPU芯粒集成，发挥CNT的高迁移率优势处理特定AI负载。Intel的Foveros Omni封装已经预留了异质芯粒接口。
(3) long-term(2030+)：全碳SOC（碳纳米管逻辑加碳基互连加自旋/超导混合存储）是IMEC碳基路线图的最终目标——面向1nm节点以下、超低功耗(小于0.1V VDD)和太赫兹工作频率(大于100GHz)的应用场景。
总结与展望
2026年是碳基芯片从"科学奇迹"迈向"工程真实"的关键之年。碳纳米管的高纯度和排列密度已接近实用门槛，TMDC的大面积单晶生长和接触工程取得突破，GNR的能带精确调控日臻成熟。虽然距离大规模商业替代硅基CMOS仍需5-10年的持续工程化投入，但碳基技术已经在互连增强、背栅优化和AI加速器芯粒等方向找到了"渐进式"的商业化路径。可以预见，在下一个十年内，碳基材料将从多个维度渗透半导体产业，最终在亚纳米节点实现对硅的渐进式替代。
发表评论 取消回复