一、引言：架构决定上限
在半导体行业有一句广为流传的话：「物理工艺决定底线，架构设计决定上限。」 台积电的3nm工艺固然令人瞩目，但真正能让Apple M4 Ultra实现数倍能效比的，是其统一内存架构（UMA）与专用加速器的巧妙组合。华为昇腾910B能在AI训练中叫板国际巨头，关键也在于自研达芬奇架构的精妙设计。
当我们谈论芯片时，公众的注意力往往被晶体管数量、制程节点所吸引。但对工程师和架构师而言，真正值得深入思考的问题是：数据如何在芯片内部流动？计算单元与存储单元的关系正在发生怎样的范式转移？
二、冯·诺依曼的黄昏
自1945年冯·依诺依曼提出存储程序概念以来，CPU+内存的二分法统治了整个计算世界。x86架构的成功与局限，都源于此——它用复杂的指令集和分支预测来「掩盖」存储器与运算器之间的延迟。
但AI时代的到来让这个隐忧变成了致命瓶颈。训练一个GPT-4级别的大模型，每个参数更新都需要从HBM（高带宽显存）中载入权重。研究表明，在Transformer模型的训练过程中，高达90%的能量消耗在数据搬运而非实际计算上。这就是著名的「存储墙」（Memory Wall）问题。
更糟的是，CPU和GPU之间的异构计算进一步加剧了数据搬运的代价。NVIDIA的成功不单纯依赖CUDA生态，更在于它用HBM3和NVLink尽可能缩短了数据源与计算核心的距离。
三、存算一体：打破存储墙的终极尝试
存算一体（Processing-in-Memory, PIM）的基本思想简单而激进：把计算单元嵌入存储阵列，让数据就地运算，而非远道而来。
目前业界有三大技术路径：
3.1 近存计算（PNM — Near-Memory Computing）
将HBM内存与逻辑芯片通过3D堆叠（3D IC）集成。SK海力士的HBM3E-AI加速器、三星的HBM-PIM都采用此方案。优势在于与现有生态兼容，挑战在于散热和良率。
3.2 存内计算（PIM — In-Memory Computing）
利用SRAM/RRAM/PCM等存储单元的物理特性直接完成乘累加（MAC）运算。Mythic、TetraMem等初创公司正在探索模拟域存内计算，理论上能效可提升100倍以上，但精度和工艺稳定性仍是难题。
3.3 神经形态芯片（Neuromorphic）
Intel Loihi 2、IBM TrueNorth等芯片模拟生物神经网络，以脉冲神经网络（SNN）实现异步事件驱动计算。虽然在通用计算上不如GPU，但在推理端侧场景上展现出极低的功耗（毫瓦级）。
四、领域专用架构：从「通用」到「精准」
面对AI工作负载的爆增，业界共识是：通用处理器让路，DSA（Domain-Specific Architecture）当道。
Google的TPU是DSA的标杆之作——它舍弃了通用性，用脉动阵列（Systolic Matrix）实现了大规模矩阵乘法的硬件级映射。Amazon的Trainium/Inferentia系列进一步证明了：专用架构在总拥有成本（TCO）上的优势是难以逾越的。
在中国，华为昇腾选择达芬奇3D Cube架构实现高效矩阵运算，寒武纪的Cambricon-X则走向了更接近存算一体的路线。燧原科技、壁仞科技等国产AI芯片也在架构层面持续创新。
五、RISC-V：开放ISA的架构红利
RISC-V不仅是一个指令集，它更是一种架构民主化的运动。它的基础指令集仅有40余条，为DSA的定制化扩展提供了完美的「画布」。
Tenstorrent（Jim Keller掌舵）基于RISC-V打造了AI训练芯片，实现了从ISA到微架构的完全自主。SiFive的P870处理器则在移动端展现了RISC-V的高能效潜力。阿里平头哥C910处理器完整支持向量扩展，面向AIoT场景优化。
六、对工程师的启示
芯片架构的范式转变意味着软硬件协同设计变得比以往更重要。对于芯片设计工程师，以下方向值得关注：
- Chiplet与芯粒互连：UCIe标准的成熟使得异构集成成为可能，不同工艺节点的芯粒可以被封装在同一基板上。
- 编译器与工具的演进：TVM、MLIR等编译框架是连接上层算法和底层硬件的关键桥梁。
- 3D封装与散热设计：随着芯片堆叠层数增加，热管理成为架构设计的核心约束。
- 模拟存算的突破：如果RRAM/PCM的精度问题被攻克，AI推理能效将实现10倍以上的跃升。
七、结语
从冯·诺依曼架构到存算一体，从通用处理器到领域专用架构，芯片产业正在经历一场深刻的范式革命。这场革命不仅仅是技术的升级，更是计算哲学的重新定义。
对于中国的芯片从业者而言，在先进制程受限的情况下，架构创新或许是实现「换道超车」的最佳机会。毕竟，决定芯片命运的，从来不只是纳米尺度上的物理工艺，更是架构层面上的思想深度。
发表评论 取消回复