ARM64 Pointer Authentication (PAC) 与 Branch Target Identification (BTI) 深度内核工程实战

在软件安全与性能的永恒博弈中，ARM64 架构在 v8.3-A 引入的两项硬件安全扩展——Pointer Authentication (PAC) 与 Branch Target Identification (BTI)——为防御面向返回编程（ROP）和面向跳转编程（JOP）攻击提供了廉价的硬件级原语。不同于依赖软件沙箱或大量性能开销的安全方案，PAC/BTI 以几乎零额外指令周期的方式，将加密签名嵌入指针和分支目标，在 silicon 层面构建起第一道防线。

本文将从硬件机制、编译器协作、内核实现到生产环境 benchmark，深度拆解 PAC/BTI 的工程实践，并给出可迁移的设计模式。

一、为什么需要 PAC/BTI：ROP/JOP 攻击的演变

传统的栈溢出防御（如 Stack Canary）能有效防护线性溢出，却无法抵御不覆盖返回地址的部分覆写攻击。ROP/JOP 攻击利用代码片段（gadgets）串联，无需注入任何代码即可实现图灵完备的攻击载荷。

关键问题在于：在 ARM64 架构上，函数返回时 ret 指令从寄存器 x30（Link Register）取得的返回地址，以及间接跳转的目标地址，都完全由攻击者控制——如果该寄存器被污染，控制流劫持就此发生。

PAC/BTI 的防御哲学不同于 ASLR（地址空间布局随机化）的"隐藏"策略，而是采用"验签"策略：在指针使用前加密验证，任何篡改都会导致指令触发异常，从根本上阻断攻击链。

二、PAC (Pointer Authentication) 硬件机制

2.1 核心原理：QARMA 加密哈希

PAC 使用 QARMA（QUAdratic MAce）轻量级分组密码算法，将 64 位指针与一个 128 位密钥及一个 64 位"修饰符"（modifier/context）结合，生成一个 24 位的签名（PAC）字段，嵌入指针的高位（bits [54:29] 在 EL0/EL1 配置下，具体取决于 TBI/VA-bits 配置）。

原始 64-bit VA:  [63:56] | [55] | [54:0]
                 必须为 0/TBI | PAC | 虚拟地址

签名计算: PAC = QARMA(IP, Modifier, Context)
  其中 IP = 原始指针值, Context = SP/X16/X17 等 modifier

ARM64 提供 5 个密钥寄存器： - APIAKeyLo/El / APIAKeyHi/El — 用于签名通用指针（含返回地址） - APIBKeyLo/El / APIBKeyHi/El — 用于签名通用指针（第二组） - APDAKeyLo/El / APDAKeyHi/El — 用于签名数据指针 - APDBKeyLo/El / APDBKeyHi/El — 用于签名数据指针（第二组） - APGAKeyLo/El / APGAKeyHi/El — 用于签名"通用"值（不特定于代码/数据）

2.2 关键指令集

PAC 扩展在 ARM64 v8.3-A 引入一条指令族，典型指令如下：

2.3 函数序言/尾声的 PAC 模型

典型函数进入/退出时使用栈指针 SP 作为 modifier（使得栈溢出也无法利用跨栈帧的签名）：

// 函数入口处
stp     x29, x30, [sp, #-16]!
mov     x29, sp
pacib   x30, sp          // 用 SP 修饰符签名返回地址

// 函数内部 ...

// 函数退出处
ldp     x29, x30, [sp], #16
autib   x30, sp          // 验证 PAC，失败 → 指针高位=1 → 跳转触发 Instruction Abort
ret                      // 正常返回（autib 后的 x30 已验证）

编译器生成的实际代码更高效，可以直接使用 retaa：

// 精简版序言
pacibsp                  // 单指令：使用 SP 作为 modifier 签名 x30

// 精简版尾声
retaa                    // autib x30, sp   ret 融合为一条指令

三、BTI (Branch Target Identification) 机制

3.1 精简的"小整数标签"验证

与 PAC 的多密钥/多上下文量子级复杂度不同，BTI 极其轻量。BTI 要求所有间接分支的目标位置必须以一条 BTI 指令为前缀：

// 合法 BTI 目标入口
bti     c                // 保护间接调用 (blr xN) 目标
my_function:
    stp     x29, x30, [sp, #-16]!
    ...

// 合法 BTI 目标入口  
bti     j                // 保护间接跳转 (br xN) 目标
jump_table_case_1:
    ...

// 合法 BTI 目标入口
bti     jc               // 同时保护间接调用和跳转
entry_point:
    ...

如果程序流通过 br xN 或 blr xN 跳转到没有 BTI 前缀的位置，处理器将触发分支目标异常（BTI exception）。

3.2 BTI 指令编码

BTI 指令编码（HINT 空间，nop 兼容）:
BTI c:  0xD503241F  - 仅检查 Call
BTI j:  0xD503245F  - 仅检查 Jump  
BTI jc: 0xD503249F  - 两者都检查

BTI 支持三级检查： - BTI c 仅用于间接调用 blr 目标 - BTI j 仅用于间接跳转 br 目标 - BTI jc 同时保护两种分支类型的目标

3.3 BTI 与性能

由于 BTI 指令实质上是 HINT 空间中的 hint（在硬件不支持 BTI 的处理器上被解码为 NOP），在支持 BTI 的硬件上其执行代价几乎为零。ARM Cortex-A76 的 BTI 检查在分支预测流水线中完成，不引入任何额外周期延迟。实测 BTI 在大型代码库上的性能损失通常小于 0.1%。

四、Linux 内核中的 PAC/BTI 实现

4.1 内核配置与编译

PAC/BTI 通过编译器标志启用，并在内核启动时配置密钥寄存器：

// 内核 Kconfig
CONFIG_ARM64_PTR_AUTH=y
CONFIG_ARM64_BTI=y
CONFIG_ARM64_BTI_KERNEL=y    // 内核空间的 BTI 支持
CONFIG_CC_HAS_BTI_GENERIC=y  // GCC 9  / Clang 8  支持
CONFIG_CC_HAS_SIGN_RETURN_ADDRESS=y

编译时传递 -mbranch-protection 标志：

# 仅 PAC（返回地址签名）
-mbranch-protection=pac-ret

# PAC   BTI
-mbranch-protection=pac-ret bti

# 全部：PAC (返回 数据指针)   BTI
-mbranch-protection=standard

4.2 内核启动时 PAC 密钥初始化

ARM64 内核在 boot CPU 时初始化 5 个密钥寄存器。对于 SMP 系统，每个 CPU 拥有独立密钥以防止跨核指针复用攻击：

// arch/arm64/kernel/pac_fields.h 概念示意

void __init init_pac_keys(void) {
    // 内核地址空间和用户空间使用不同密钥
    u64 key_a_lo, key_a_hi;
    u64 key_b_lo, key_b_hi;

    // 从硬件随机源获取密钥
    if (!get_128bit_random_key(