RISC-V 中断控制器深度实战：PLIC 与 APLIC 架构全解及 Linux 内核驱动剖析
RISC-V 的中断架构经历了从传统 PLIC 到 APLIC + IMSIC 的范式转型。本文从特权级规范出发，深度剖析 PLIC 的三级过滤机制、APLIC 的多域中断隔离、以及 Linux 内核中 irqchip 子系统的完整实现，附寄存器级代码示例和性能对比数据。
RISC V
RISC-V IOMMU 深度工程实践：两阶段地址翻译、MSI 重映射与 KVM 设备直通完整架构
面向系统工程师的RISC-V IOMMU实战指南：从规范1.0到KVM设备直通生产部署的完整链路解析，涵盖两阶段翻译、MRIF中断重映射、ATS/PRI、热迁移等核心工程议题
RISC-V 用户态中断与跨架构对比：Smcsrind vs x86 UINTR 深度实战
深度剖析RISC-V Smcsrind扩展与x86 User Interrupts (UINTR)的硬件-软件协同设计。从指令集架构、Linux内核集成、性能基准到生产部署，提供完整的跨架构工程对比分析。
RISC-V PMU 深度工程实践：从硬件计数器到系统级性能分析
深入剖析RISC-V PMU硬件架构、Linux内核驱动实现及基于perf_event/eBPF的系统级性能分析方法，涵盖寄存器级编程、中断处理、eBPF聚合与实战案例。
CHERI 硬件能力（Capability）架构深度实战：从指针内存安全到硬件域隔离的工程范式革命
本文深入解析 CHERI（Capability Hardware Enhanced RISC Instructions）硬件能力架构，从 ISA 扩展、内存 Tag 管理、编译器改造到浏览器隔离实践，全面对比 CHERI vs MTE vs PA 的性能与安全权衡，涵盖 ARM Morello、RISC-V 实现、CheriBSD 部署以及 Rust 生态协同。
