CHERI 硬件能力（Capability）架构深度实战：从指针内存安全到硬件域隔离的工程范式革命
本文深入解析 CHERI（Capability Hardware Enhanced RISC Instructions）硬件能力架构，从 ISA 扩展、内存 Tag 管理、编译器改造到浏览器隔离实践，全面对比 CHERI vs MTE vs PA 的性能与安全权衡，涵盖 ARM Morello、RISC-V 实现、CheriBSD 部署以及 Rust 生态协同。
RISC V
RISC-V PMU 深度工程实践：从硬件计数器到系统级性能分析
深入剖析RISC-V PMU硬件架构、Linux内核驱动实现及基于perf_event/eBPF的系统级性能分析方法，涵盖寄存器级编程、中断处理、eBPF聚合与实战案例。
RISC-V 用户态中断与跨架构对比：Smcsrind vs x86 UINTR 深度实战
深度剖析RISC-V Smcsrind扩展与x86 User Interrupts (UINTR)的硬件-软件协同设计。从指令集架构、Linux内核集成、性能基准到生产部署，提供完整的跨架构工程对比分析。
RISC-V IOMMU 深度工程实践：两阶段地址翻译、MSI 重映射与 KVM 设备直通完整架构
面向系统工程师的RISC-V IOMMU实战指南：从规范1.0到KVM设备直通生产部署的完整链路解析，涵盖两阶段翻译、MRIF中断重映射、ATS/PRI、热迁移等核心工程议题
RISC-V 中断控制器深度实战：PLIC 与 APLIC 架构全解及 Linux 内核驱动剖析
RISC-V 的中断架构经历了从传统 PLIC 到 APLIC + IMSIC 的范式转型。本文从特权级规范出发，深度剖析 PLIC 的三级过滤机制、APLIC 的多域中断隔离、以及 Linux 内核中 irqchip 子系统的完整实现，附寄存器级代码示例和性能对比数据。
RISC-V 处理器架构与 Linux 内核移植深度实战：从指令集扩展到设备树驱动的全栈剖析
深度解析 RISC-V 处理器架构与 Linux 内核移植：从 RV64GC 特权架构、PMP/MMU 内存管理、设备树规范、中断控制器（PLIC/CLINT）、到内核驱动移植与性能调优的完整技术栈。涵盖 ISA 扩展子集、SBI 调用约定、内核编译链、JTAG 调试、
RISC-V 指令集架构深度实战：从 RV64I 基础指令到自定义指令扩展与处理器微架构全链路
深度解析 RISC-V 指令集架构：从 RV64I 基础指令编码、寄存器模型、内存访问（RVWMO），到特权架构（M/S/U-mode）、中断陷阱处理、Sv39 虚拟内存、标准扩展（M/A/F/D/V）、自定义指令编码空间、处理器微架构（流水线/分支预测/乱序执行/TLB/Cache）、Chisel/Rocket SoC 构建实战。涵盖 AI 推理加速器、汽车电子、数据中心等前沿落地案例。
RISC-V Hypervisor Extension H：从架构规范到云原生生产部署
深入解析 RISC-V Hypervisor Extension H 的核心机制：两阶段地址翻译、虚拟中断架构、HLV/HSV 指令集，以及 KVM RISC-V 生产级部署方案，涵盖性能调优、常见陷阱与前沿发展方向。
RISC-V Vector Extension (RVV) AI 推理算子深度实战——从零编写高性能向量内核
深入解析 RISC-V Vector Extension 在 AI 推理核心算子（Softmax、LayerNorm、SiLU、INT8 GEMM）中的高性能实现，涵盖 vsetvli 动态长度机制、LMUL 吞吐倍增器、VFMA 累加链归约、以及在平头哥 C910 上的实测性能基准。
Linux 内核内存屏障与内存排序深度实战：从 CPU 乱序执行到 Memory Model 的完整工程链路
深入解析 Linux 内核内存屏障机制：从 CPU 缓存一致性协议(MESI)与 Store Buffer 导致的乱序问题开始，完整分析 Linux 内核的内存屏障API(barrier/mb/rmb/wmb/READ_ONCE/WRITE_ONCE)、Acquire/Release 语义，并通过生产者-消费者环形缓冲区、RCU宽限期、per-cpu变量发布三个经典模式详解屏障用法。涵盖 RISC-V 弱序架构、DMA 同步、KCSAN 数据竞争检测及 C11 Memory Model 的未来发展。
