MLIR

Chisel 敏捷硬件设计深度工程实战:从 FIRRTL/CIRCT 编译流水线、参数化生成器到香山 RISC-V 核的工业级落地

拆解 Chisel 敏捷硬件设计全链路:Chisel 三层抽象与 last-connect 语义、参数化生成器与 Rocket Chip diplomacy 两阶段细化、FIRRTL High/Mid/Low 三态降级与关键 Pass、CIRCT/MLIR 多方言到 SystemVerilog 的出口、多时钟域与复位工程、ChiselTest 与差分验证,以及香山 RISC-V 核的工业级实践与踩坑清单。

MLIR 多层次中间表示:构建领域专用编译器的深度实践

MLIR通过方言(Dialect)机制,让编译器基础设施能够同时保留高层张量语义和底层硬件特性,实现从AI模型到芯片指令的无缝lowering。本文深入剖析MLIR核心架构,并通过构建完整的张量计算Dialect,展示如何用C++和TableGen实现多级IR转换管线。