CHERI 能力硬件架构：从硅基层面重塑内存安全与进程隔离的工程实践
深入解析 CHERI（Capability Hardware Enhanced RISC Instructions）架构如何通过硬件能力机制从硅基层面消除内存安全漏洞，涵盖 CHERI-128 压缩可表示性、Morello SoC 实测、进程内隔间化实践等
硬件安全
从 PFR 到 DICE：安全启动链的工业级实现与 TPM2 远程证明体系深度实战
从硬件信任根到云端验证，解析 DICE+PFR+TPM2 三位一体的工业级安全启动链实现。涵盖设备身份密码学推导、固件韧性框架、TPM2 PCR 度量与远程证明完整工程实践。
ARM MTE 内存标记扩展深度实战：AI 推理运行时的硬件级内存安全防线
ARM MTE代表了内存安全领域的一次范式转变——从纯软件的“事后检测”走向硬件辅助的“实时防护”。本文深入剖析MTE架构原理、编译器支持、操作系统集成，并给出在AI推理运行时的完整部署方案。
